概要

・SystemVerilog アサーション (SVA) を用いた基本的なアサーションの書き方
・IUS による　SVA の実行及び解析方法
・アサーション・ベース検証のメソドロジ
　*IUSでサポートしているSVAシンタックス全てを説明するわけではありません。

受講対象者

・UNIX / LINUX の基礎知識をお持ちの方
・vi エディタを使用できる方
・Verilog-HDL また VHDL の知識をお持ちの方
・NC-Veriog または NC-VHDL と SimVision の使用経験をお持ちの方

カリキュラム

・アサーションの概要
・SVA を用いたアサーションの記述概要
・SimVisionを用いたアサーション結果の解析
・シーケンス記述
・プロパティ記述
・アサーション記述例
・アサーション記述のガイドライン
・効果的なアサーションベース検証
・効果的なプロパティの作成

関連コース

Verilog HDL and Simulation